%0 Journal Article %A $authorName.trim() %A $authorName.trim() %A $authorName.trim() %T SimTile:片状多核处理器的高效模拟器 %D 2010 %R 10.3778/j.issn.1673-9418.2010.12.006 %J 计算机科学与探索 %P 1115-1120 %V 4 %N 12 %X 传统的基于共享总线的多核芯片随着核心数增加产生了瓶颈问题。新型Tiled CMP(chip multi- processor)的结构设计中, 片上核心互联网络对提高扩展能力和执行效率起到了重要作用。为了实现低延迟、高带宽的核心通信, 高速点对点网络方式的片上多核互联结构模拟成为研究的热点。抽象片上Tiled方式16核功能单元结构, 设计实现了SimTile模拟器, 可提供配置灵活、功能单元齐全的片上多核处理器设计, 支持高效率的全局共享缓存、高速片上路由结构。模拟器采用模块化的组件配置方式, 片上核心数量与互联网络结构、数据一致性协议、全局寄存器通信与cache共享模式等, 均可通过精简的参数调整。实验表明模拟器执行效率较高, 为片上多核研究提供了灵活、高效并具备可扩展性的新平台。
%U http://fcst.ceaj.org/CN/10.3778/j.issn.1673-9418.2010.12.006